Vivado是Xilinx公司的FPGA设计工具，VCK190评估板是Xilinx公司的一款高性能开发板，两者的结合可以为FPGA设计师提供更为便捷的开发环境和更为高效的设计方法。本文将介绍如何在Vivado2019.2中基于VCK190评估板创建工程，以帮助FPGA设计师更好地利用Vivado和VCK190评估板进行FPGA设计。

一、创建新工程

打开Vivado并创建新工程

在打开Vivado后，首先需要创建一个新工程。在“Welcome to Vivado”界面中，选择“Create Project”并按照指导完成新工程的创建。

设置工程属性

创建新工程后，需要设置工程属性。包括工程名称、工程路径、FPGA型号等。此处需要选择VCK190评估板对应的FPGA型号。

添加约束文件

在创建工程后，需要添加约束文件。约束文件是FPGA设计中非常重要的一部分，它描述了FPGA器件中的时序和电气特性等信息。在Vivado中，可以通过添加XDC文件的方式添加约束文件。

二、设计IP核

创建IP核

在Vivado中，可以通过“IP Catalog”来创建IP核。IP核是FPGA设计中的重要组成部分，它可以提供各种功能模块，包括计数器、时钟发生器、FIFO缓存等。

修改IP核参数

创建IP核后，需要根据实际需求修改IP核的参数。例如，如果需要设计一个计数器，需要设置计数器的位宽、计数器的初始值等参数。

连接IP核

在设计中，需要将多个IP核连接在一起。在Vivado中，可以通过“Block Design”功能来实现IP核的连接。通过拖拽和连接线的方式，澳门金沙捕鱼官网可以将各个IP核连接在一起。

三、生成比特流文件

综合设计

在IP核连接完成后，需要进行综合。综合是将设计转换为逻辑门级别的过程，它可以生成RTL级别的设计文件。

实现设计

综合完成后，需要进行实现。实现是将RTL级别的设计文件转换为FPGA器件可以识别的比特流文件的过程。在实现过程中，需要进行布局、布线等操作。

生成比特流文件

实现完成后，可以生成比特流文件。比特流文件是FPGA器件可以识别的文件格式，它包含了FPGA器件中所有逻辑门的信息。

四、下载比特流文件

连接VCK190评估板

在下载比特流文件之前，需要将VCK190评估板连接到计算机上。连接方式可以是通过USB线连接，也可以是通过网线连接。

下载比特流文件

连接VCK190评估板后，可以通过Vivado中的“Program Device”功能来下载比特流文件。在下载比特流文件之前，需要选择正确的FPGA型号和连接方式。

验证设计

下载比特流文件后，可以通过VCK190评估板上的LED灯、按键等外设来验证设计是否正确。如果设计有误，可以通过修改IP核参数、重新连接IP核等方式进行修改。

通过以上步骤，可以在Vivado2019.2中基于VCK190评估板创建工程，并完成FPGA设计。这为FPGA设计师提供了更为便捷和高效的设计环境，可以大大提高FPGA设计的效率和质量。